Recursive karatsuba multiplier (16bit)

Completado Publicado hace 6 años Pagado a la entrega

₹1500-12500 INR

Pagado a la entrega

Completado Pagado a la entrega

I need a verilog code for recursive karatsuba multiplier for 16bit signed integers.

Diseño digital Verilog / VHDL

Nº del proyecto: #16210126

Sobre el proyecto

5 propuestas Proyecto remoto Activo hace 6 años

¿Quieres ganar algo de dinero?

Beneficios de ofertar en Freelancer

Establece tu presupuesto y plazo
Cobra por tu trabajo
Describe tu propuesta
Registrarse y ofertar en los trabajos es gratis

Adjudicado a:

Foto de perfil de mastor31
mastor31

Hi, I am good in VHDL and Verilog. I implemented ip core of floating multiplication, FIR filter in HDL. I am extensive experience in ISE, Vivado of Xilinx and Quartus of Altera. Please elaborate your requirement to p Más

₹4000 INR en 3 días
(17 comentarios)
5.0

5 freelancers están ofertando un promedio de ₹12466 por este trabajo

Foto de perfil de ahmedmohamed85
ahmedmohamed85

A proposal has not yet been provided

₹13888 INR en 1 día
(482 comentarios)
8.1
Foto de perfil de SANGITAR
SANGITAR

I have proficiency with VHDL and Verilog. I am good with Xilinx and Altera FPGA. Are you referring any IEEE paper

₹16666 INR en 30 días
(3 comentarios)
4.1
Foto de perfil de yemelitc
yemelitc

Hello, This is a rather tricky project, so I raised the reward. Any particular reason for that algorithm on just a 16bit signed integer? But anyway as a Verilog HDL programmer and one who knows the algorithm, I can Más

₹20000 INR en 2 días
(2 comentarios)
2.0
Publicar un proyecto como este