Design and Verification of USB 3.0 for SuperSpeed Data Transfers

Cancelado Publicado Dec 15, 2014 Pagado a la entrega
Cancelado Pagado a la entrega

I want someone to code Physical and Link Layer of USB 3.0, and develop a verification environment for it using System Verilog.

Verilog / VHDL

Nº del proyecto: #6868936

Sobre el proyecto

2 propuestas Proyecto remoto Activo Dec 16, 2014

2 freelancers están ofertando un promedio de ₹7777 por este trabajo

magdycz55

A proposal has not yet been provided

₹7777 INR en 30 días
(0 comentarios)
0.0
richardm55

A proposal has not yet been provided

₹7777 INR en 30 días
(0 comentarios)
0.0