Verilog vhdltrabajos

Quiero contratar Quiero trabajar

Filtro

Mis búsquedas recientes
Filtrar por:
Presupuesto
a
a
a
Tipo
Habilidades
Idiomas
    Estado del trabajo
    Aplicar filtro
    4,669 verilog vhdl trabajados encontrados, precios en EUR
    simulación Xilinx ISE Finalizado left

    Implementar, simular FFT en entorno xilinx o alguna plataforma similar , bajo la plataforma Atlys Spartan-6. Simular e implementar FFT en dicha plataforma, desarrollar código VHDL y detallar minuciosamente paso a paso, tomar captures y realizar documento de word detallando cada paso la oferta es de 90 usdt. Se cuenta con la tarjeta en físico por lo cual se ofrece conexión remota, ante cualquier duda estoy abierto a conversar

    FPGA Verilog / VHDL
    €168 (Avg Bid)
    €168 Oferta promedio
    5 ofertas
    Ofertar ahora
    Descifrado verilog Finalizado left

    A partir del codigo de cisfrado, que facilito. Implementar el codigo para descifrado. Para ello se Implementará el algoritmo de descifrado y comprobarás su funcionamiento usando el mensaje cifrado como entrada y la clave operativa (MSBF). Si la simulación es correcta, el resultado será un bloque de 64 bits a cero (u ocho bytes a cero). A continuación, descrifrarás el mensaje cifrado que faciltaré con la clave operativa asociada. Y colocarás el mensaje en claro en la caja de texto de la tarea. Se proporcionará todos los archivos, claves en privado. Se necesita para el día 2 de Noviembre, es una tarea de estudios, fácil. El tiempo estimado de trabajo es 30 min porque el codigo de cisfrado lo tengo, solo es modif...

    Ingeniería eléctrica Electrónica FPGA Mathlab y Mathematica Verilog / VHDL
    €26 (Avg Bid)
    €26 Oferta promedio
    2 ofertas
    Ofertar ahora
    Diseño de una RAM VHDL Finalizado left

    Diseño de circuito VHDL en vivado

    Ingeniería eléctrica Electrónica Ingeniería FPGA Verilog / VHDL
    €19 (Avg Bid)
    €19 Oferta promedio
    2 ofertas
    Ofertar ahora
    TFG sobre Diseño de un periférico VHDL. Finalizado left

    Buenas! Veréis tengo que hacer el TFG, tengo casi hecho el código en VHDL, pero yo creo XILINX me vacila. Tengo que entregarlo antes de diciembre y necesito que alguien me lo consiga a hacer porque yo solo no lo saco. Adjunto las entidades que tengo hechas, esta casi todo ya escrito solo me falta que me funcione, que no se por que, pero no me funciona.

    Electrónica Ingeniería Verilog / VHDL
    €8 - €29
    €8 - €29
    0 ofertas
    Ofertar ahora
    Diseño de contador/ Cronometro en VHDL/Vivado Finalizado left

    Requiero un contador / cronometro que pueda contar de 0 a 99.9 segs, se debera entregar codigo fuente en VHDL / Vivado asi como resultado de simulaciones

    Diseño de circuitos Ingeniería eléctrica Electrónica Diseño PCB Verilog / VHDL
    €23 (Avg Bid)
    €23 Oferta promedio
    1 ofertas
    Ofertar ahora
    Project for Miguel Angel R. Finalizado left

    Hola Miguel Angel, dominas VHDL? Si es así creo este proyecto para hablar contigo más ya que tengo un requerimiento pequeñito para resolver. Seguimos hablando por aquí.

    Assembler Programación en C Programación en C++ Python Ensamblador x86/x64
    €7 (Avg Bid)
    €7 Oferta promedio
    1 ofertas
    Ofertar ahora
    Project for Jorge Eduardo O. Finalizado left

    Hola Jorge Eduardo, como estamos? Dominas VHDL? Necesito un poco de ayuda con un pequeño proyecto. Seguimos hablando por aquí.

    ARM MySQL Ruby on Rails Swift Vue.js
    €7 (Avg Bid)
    €7 Oferta promedio
    1 ofertas
    Ofertar ahora
    Project for Jorge Luis V. Finalizado left

    Hi Jorge Luis, necesito ayuda con una cuestión de VHDL bastante sencilla si fuera posible. hablame por aquí y concretamos. es un poco urgente

    Ingeniería eléctrica Ingeniería Mathlab y Mathematica Neural Networks Python
    €8 - €8
    €8 - €8
    0 ofertas
    Ofertar ahora
    Filtro de 3 bandas en vhdl Finalizado left

    Implemente un sistema de ecualización en tiempo real de tres bandas (bajos, medios y altos) en el FPGA de xilixn. Desarrolle los tres filtros necesarios para el ecualizador, los puede establecer en matlab o labview. Una vez definidos los coeficientes del filtro impleméntelos en el FPGA (a través de Matlab, Laview o Multisim). Se establece un bonus de 4 puntos para el grupo que lo implemente en código VHDL.

    Ingeniería eléctrica Electrónica LabVIEW Mathlab y Mathematica Verilog / VHDL
    €167 (Avg Bid)
    €167 Oferta promedio
    4 ofertas
    Ofertar ahora
    Diseño FPGAs en VHDL Finalizado left

    Proyecto enfocado al diseño VHDL sobre FPGAS. Desarrollo de código y de bancos de pruebas, verificación del funcionamiento y resolución de algunas cuestiones. Tiene que estar terminado para el día 17 de diciembre. Se adjunta toda la descripción de lo que hay que hacer, así como unas plantillas para las soluciones y algunos bancos de pruebas.

    Ingeniería eléctrica Electrónica FPGA Diseño PCB Verilog / VHDL
    €28 (Avg Bid)
    €28 Oferta promedio
    1 ofertas
    Ofertar ahora
    Programacion en Verilog -- 2 Finalizado left

    El objetivo general del presente proyecto consiste en la realización, verificación funcional y validación experimental de un microcontrolador sencillo basado en un subconjunto de la arquitectura del juego de instrucciones del RISC-V. El microcontrolador debe ser descrito en SystemVerilog de modo que sea sintetizable y pueda ser implementado en una FPGA Cyclone IV de Altera. Su validación experimental se realizará en el laboratorio mediante una aplicación sencilla propuesta por cada grupo que haga uso de los recursos hardware disponibles en el módulo de test. El proyecto abarca por tanto los aspectos de verificación funcional, descripción de hardware empleando SystemVerilog, implementación de un sistema digital integrado ...

    Ingeniería eléctrica Electrónica Ingeniería Microcontrolador Verilog / VHDL
    €144 (Avg Bid)
    €144 Oferta promedio
    1 ofertas
    Ofertar ahora
    Programacion en Verilog Finalizado left

    El objetivo general del presente proyecto consiste en la realización, verificación funcional y validación experimental de un microcontrolador sencillo basado en un subconjunto de la arquitectura del juego de instrucciones del RISC-V. El microcontrolador debe ser descrito en SystemVerilog de modo que sea sintetizable y pueda ser implementado en una FPGA Cyclone IV de Altera. Su validación experimental se realizará en el laboratorio mediante una aplicación sencilla propuesta por cada grupo que haga uso de los recursos hardware disponibles en el módulo de test. El proyecto abarca por tanto los aspectos de verificación funcional, descripción de hardware empleando SystemVerilog, implementación de un sistema digital integrado ...

    Ingeniería eléctrica Electrónica Ingeniería Microcontrolador Verilog / VHDL
    €192 (Avg Bid)
    €192 Oferta promedio
    3 ofertas
    Ofertar ahora
    Reloj, cronometro y alarma en VHDL para Basys2 Finalizado left

    Necesito hacer un programa en VHDL de un reloj (formato 24hs), con cronometro y con alarma. Cuando cambio a cada uno. no se debe perder la cuenta de la hora, cronometro o la alarma seteada. El reloj, la alarma y el cronometro se debe poder cargar/modificar manualmente. Detención y reinicio del cronometro. Cuando la hora del alarma coincida con el clock, prender los (o algún) led. Se deberá implementar algún tipo de barrido multiplexado para el uso de los 4 dígitos “7 segmentos”.

    Ingeniería eléctrica Electrónica Ingeniería PLC y SCADA Verilog / VHDL
    €168 (Avg Bid)
    €168 Oferta promedio
    1 ofertas
    Ofertar ahora
    diseño digital en verilog Finalizado left

    necesito transmitir datos numericos entre la fpga nexys 3 y el pc, usando protocolo uart por medio del puerto serial uart, comunicacion asincrona, el proyecto requiere que se lea un numero en binario tomado desde los switchs que trae la tarjeta y muestre el valor ingresado en form...fpga nexys 3 y el pc, usando protocolo uart por medio del puerto serial uart, comunicacion asincrona, el proyecto requiere que se lea un numero en binario tomado desde los switchs que trae la tarjeta y muestre el valor ingresado en formato decimal en el lcd 7 segmentos, adicional a eso que esta información sea transmitida via puerto uart al computador. los entregarles son el codigo hecho en verilog,( make file, archivos.v ) ademas de brindar una breve explicacion del trabajo realizado. hay un p...

    Diseño digital Ingeniería eléctrica Electrónica FPGA Verilog / VHDL
    €31 / hr (Avg Bid)
    €31 / hr Oferta promedio
    5 ofertas
    Ofertar ahora
    FPGA, Microprocesadores 68k y PowerPC. Aviónica, equipos embarcados. Finalizado left

    Necesito para nuestro equipo de 15 ingenieros incorporar dos nuevos ingenieros con ilusión, cierta experiencia y conocimientos en VHDL/Verilog y microprocesadores. Es trabajo a tiempo completo y con estabilidad (2 años). Ubicación: Sevilla y Albacete. Uno en cada sitio.

    Electrónica Ingeniería Verilog / VHDL
    €18215 - €45538
    €18215 - €45538
    0 ofertas
    Ofertar ahora
    Desarrollar software Finalizado left

    Modificaciones y rutinas extras para- gestión de dispositivos procesado de imágenes video / foto reducción de tiempo de procesado Ubicación Tres Cantos, Madrid Conocimientos de FPGAs / VHDL un plus trabajo a realizar en Abril 2017

    PHP Arquitectura de software
    €13 / hr (Avg Bid)
    €13 / hr Oferta promedio
    14 ofertas
    Ofertar ahora
    Control PID lenguaje VHDL tarjeta Basys 2 Finalizado left

    Controlar la velocidad de un motor mediante PID usando encoder, en lenguaje VHDL para la tarjeta Basys 2 Spartan 3.

    Programación Verilog / VHDL
    €384 (Avg Bid)
    €384 Oferta promedio
    2 ofertas
    Ofertar ahora
    Programar VHDL Basys 2 Finalizado left

    Ascensor 4 pisos, mediante una targeta basys 2 en una spartan 3e

    Verilog / VHDL
    €135 (Avg Bid)
    €135 Oferta promedio
    5 ofertas
    Ofertar ahora
    Manual tecnico para el arranque tarjeta nexys 2 vhdl con spartan 3E Finalizado left

    necesito realizar proyectos en la tarjeta Nexys 2 vhdl del fabricante que tiene el procesador spartan 3E de xilinx practicamente lo que busco es un manual tecnico de como descargar los softwares necesarios para el trabajo, describir paso a paso de como realizar un programa utilizando el puerto vga de la tarjeta , en concreto un programa completo basado VHDL que me permita con este programa piloto modificarlo para generar otros programas  basados en el puerto VGA  

    Ingeniería industrial Palm Programación Arquitectura de software Desarrollo de software
    €136 (Avg Bid)
    €136 Oferta promedio
    1 ofertas
    Ofertar ahora
    programador vhdl para tarea dificultad media-baja. Remunerada y muy urgente Finalizado left

    Realiza un circuito básico de PWM donde el tiempo en alto pueda modificarse en pasos de 10%. Simula el circuito y comprueba su funcionamiento. Deben verse varias consignas, compronado que la anchura de la salida es la correcta. Para este apartado puedes realizar una compilación funcional. ? Cambiando el tipo de compilación a no-funcional, compila el diseño eligiendo el dispositivo FLEX10KRC240-2. Utiliza las herramientas de MaxPlusII para obtener la frecuencia máxima de trabajo a la que puede funcionar el sistema. Mirando la información que aparece en el report file (fichero .rpt), indica el porcentaje de recursos lógicos que ocupa tu diseño. ? Escribe los resultados en un documento y mándaselo al profesor, junto con un archivo...

    Programación en C Programación en C++ FPGA LabVIEW Verilog / VHDL
    €227 (Avg Bid)
    €227 Oferta promedio
    1 ofertas
    Ofertar ahora
    TAREA FACIL VHDL REMUNERADA , 606411904, 620623276 Finalizado left

    Particular busca urgente programador para tarea REMUNERADA en vhdl (facililla). Se trata de una práctica de 3º de telecomunicaciones para entregar en 10 días. Texto tarea: Realiza un circuito básico de PWM donde el tiempo en alto pueda modificarse en pasos de 10%. Simula el circuito y comprueba su funcionamiento. Deben verse varias consignas, compronado que la anchura de la salida es la correcta. Para este apartado puedes realizar una compilación funcional. ● Cambiando el tipo de compilación a no-funcional, compila el diseño eligiendo el dispositivo FLEX10KRC240-2. Utiliza las herramientas de MaxPlusII para obtener la frecuencia máxima de trabajo a la que puede funcionar el sistema. Mirando la información que apar...

    Arquitectura de software Verilog / VHDL
    €26 (Avg Bid)
    €26 Oferta promedio
    5 ofertas
    Ofertar ahora
    Programar un juego VHDL Finalizado left

    Soy de colombia Programar un juego llamado simon dice En VHDL y en el programa llamado Xilinx Simón dice Colores  El juego Simón dice colores es un juego de memoria donde el jugador deberá seguir la secuencia de colores que “Simón”  aleatoriamente va generando.  cada uno asociado con un color (verde, amarillo, azul y  rojo). Cada acierto de la secuencia completa de colores por parte del jugador incrementa el nivel y Simón agrega un nuevo  color a la secuencia. El juego termina cuando el jugador se equivoque o cuando alcance el número máximo de niveles para  los que fue diseñado el juego, el cual en ningún caso deberá ser menor a 32 niveles. 

    Programación en C Programación en C++ FPGA LabVIEW Verilog / VHDL
    €227 (Avg Bid)
    €227 Oferta promedio
    1 ofertas
    Ofertar ahora
    Project for Hassan Shahid, digital design, vhdl 1 día left

    Hi Hassan Shahid, I noticed your profile and would like to offer you my project. We can discuss any details over chat.

    Animación 3D Modelado 3D Programación en C# Electrónica PHP
    €559 (Avg Bid)
    €559 Oferta promedio
    1 ofertas
    Ofertar ahora
    DO-254 Project VHDL 6 horas left

    DO-254 Project - Task - Lint and Code coverage

    Analog Electronics Digital Electronics FPGA FPGA Coding Verilog / VHDL
    €171 (Avg Bid)
    €171 Oferta promedio
    1 ofertas
    Ofertar ahora
    Understanding of FPGA for a report Finalizado left

    I want someone who understands FPGA, Vivado, Verilog, VHDL etc for a report

    Ingeniería eléctrica Electrónica FPGA Microcontrolador Verilog / VHDL
    €63 (Avg Bid)
    €63 Oferta promedio
    7 ofertas
    Ofertar ahora
    Image processing using vhdl in Max V board ( quartus) Finalizado left

    Image processing digital electronic system

    Ingeniería eléctrica Ingeniería FPGA Mathlab y Mathematica Verilog / VHDL
    €291 (Avg Bid)
    €291 Oferta promedio
    10 ofertas
    Ofertar ahora
    I have multiple tasks for Electrical Engineers Finalizado left

    Hi, How are you doing. I am looking for electrical engineers to work on multiple tasks in following areas: • Embedded C Programming. • VHDL/Verilog, LABView/ Multisim/PSPICE • Network Simulator NS2/NS3 • Microcontroller like Arduino, Raspberry Pi, FPGA, AVR, PIC and STM32. • IDEs like Keil MDK V5, ATmel studio and MPLab XC8. • PLCs / SCADA • PCB Designing-Proteus, Eagle. • IOT Technologies like Ethernet, GSM GPRS. • HTTP Restful APIs connection for IOT Communications. I am looking for long term work relationship. New freelancers are warmly welcomed. Important Note: I need dedicated freelancers who strictly follow the deadline and give me good quality work without any plagiarism.

    Programación en C Ingeniería eléctrica Electrónica Microcontrolador Verilog / VHDL
    €142 (Avg Bid)
    €142 Oferta promedio
    43 ofertas
    Ofertar ahora
    Implementation of Gradient Descent Optimization Algorithms on FPGA in Verilog language which is synthesizable. Finalizado left

    Hi Moaz Khaled Feriz K., I noticed your profile and would like to offer you my project. We can discuss any details over chat.

    Altera Quartus ASIC Digital ASIC Coding FPGA Verilog / VHDL
    €51 (Avg Bid)
    €51 Oferta promedio
    1 ofertas
    Ofertar ahora
    fpga video processing pipeline. - 12/01/2023 17:14 EST Finalizado left

    ...generator, where scanline parameters are passed as input wires : scanline color, scanline thickness, scanline interval 5. output is overlayed by the bitmap OSD with the same resolution as output format Requirements : aside from the DDR memory interface, or PLL no vendor or encrypted IP blocks can be used, for example no Altera/Intel video pipeline. Everything must be in written verilog source code. Must include verilog testbench that will accept input picture(in any format) and produce resulting picture(in any format). suggested pipeline i/o ports: Sysclk, [23:0] RGBin, HSin,VSin,DEin, Clkin [23:0] RGBout, HSout, VSout, DEout, Clkout [31:0] parameters[0:...] (whatever count is required). all needed memory interfaces signals to the memory multiplexer. Any dev board an...

    Electrónica FPGA Verilog / VHDL
    €1863 (Avg Bid)
    Acuerdo de Confidencialidad
    €1863 Oferta promedio
    1 ofertas
    Ofertar ahora
    face recognition Verilog- gate level model -- 2 Finalizado left

    we have to give input images for that it should create a eigen face by using eigen values and eigen vectors and compare it with the given image matching or not in verilog so that I wanted to implement in the FPGA board I want it in gate level model

    Algoritmos CUDA FPGA Mathlab y Mathematica Verilog / VHDL
    €131 (Avg Bid)
    €131 Oferta promedio
    5 ofertas
    Ofertar ahora
    Expert on VHDL and FPGA (only expert required) -- 2 Finalizado left

    I am looking to hire an individual who really understand this subject. should be able to solve any problems related to this subject. communicate and be able to write good programming and simulation designs.

    Ingeniería eléctrica Ingeniería FPGA Mathlab y Mathematica Verilog / VHDL
    €133 (Avg Bid)
    €133 Oferta promedio
    19 ofertas
    Ofertar ahora
    Verilog project for image de-hazing (using dark channel prior algorithm) Finalizado left

    ...create a verilog code for image dehazing. The image is converted into a text file using Matlab(all pixel values are converted into corresponding hexadecimal values). This text file is given as the input to the verilog program. First we need to find the minimum of RGB value of each pixel and create a matrix. Then we need to consider a small window/mask in the new matrix and find the minimum of that mask and sweep the mask through the entire new matrix to create the darkchannel image. Then by using the equations using the darkchannel prior algorithm we need to recreate a haze free image. (the output of the verilog code will be a text file and is recreated into an image using Matlab. I am attaching a reference paper. I just need to get the basic dehazing part fro...

    Ingeniería eléctrica FPGA FPGA Coding Image Processing Verilog / VHDL
    €101 (Avg Bid)
    €101 Oferta promedio
    6 ofertas
    Ofertar ahora
    Aparat de cafea in VHDL Finalizado left

    Crearea unui aparat de cafea in VHDL(rulabil in programul Vivado) intr-un limbaj cat mai simplist indeplinind cerintele din documentul atasat.

    Digital Electronics Verilog / VHDL
    €7 (Avg Bid)
    €7 Oferta promedio
    3 ofertas
    Ofertar ahora
    line following bot Finalizado left

    I need code for my bot who follow the given line using line sensor. this code should be written in verilog language and fpga cyclone 4 is used as board.

    FPGA FPGA Coding Microcontrolador Verilog / VHDL
    €13 (Avg Bid)
    €13 Oferta promedio
    4 ofertas
    Ofertar ahora
    I need a verilog project- single image dehazing using dark channel prior Finalizado left

    dark channel prior basically computes the minimum of rgb values present in a single pixel and assigns that value to the pixels. Once that is done, a patch of pixels is taken and the minimum is taken after which all the pixels in that patch are assigned the new minimum value. The input is a hex file of coloumn form and output is another hex file

    Arquitectura de software Verilog / VHDL
    €94 (Avg Bid)
    €94 Oferta promedio
    5 ofertas
    Ofertar ahora
    Trophy icon BTC FPGA Miner Challenge -- Best Hashrate, Lowest power per hash 12 días left

    ...picture with excessively large, slow, power hungry designs. Researchers presented dozens of papers on how to make this better, completely missing the mark. This is your chance to get it right. Read this paper , then and look at their Verilog here to get a good understanding about state of the art FPGA BTC mining with verilog. Then apply that to YOUR FORK of the old standard in with an updated proxy for getwork. Clues follow to make FPGA BTC mining faster, smaller, and lower power, so that you will have REAL bragging rights for the fastest, smallest, lowest power FGPA miners. Goal >10x speed up

    Ingeniería eléctrica FPGA Raspberry Pi Verilog / VHDL
    €582 (Avg Bid)
    Destacado Garantizado Sellado Concurso principal
    €582
    13 participaciones
    Ingresa ahora
    INTERVIEW PREPARATION GUIDE ! Finalizado left

    I am a verification engineer in Bangalore India, and preparing for Top Semiconductor Companies Interview Process like INTEL, NVIDIA , GOOGLE , Qualcomm, NXP Semiconductors , SAMSUNG and many more etc. So I am looking for a verification expert ...showcase me your skills . So that after gaining knowledge with your help I can crack any company interviews . I want all types of problem solving questions to be covered including puzzles as well . Kindly ping me here if you help me out with above . Kindly provide all types of possible questions which a company can ask in a interview , I need a kind of Question Bank. Mandatory Skills : Verilog , System Verilog, UVM , Functional Coverage , Code Coverage , Assertions , Constraints , Digital Electronics and FSM problem Solving questi...

    Electrónica Verilog / VHDL
    €2261 (Avg Bid)
    €2261 Oferta promedio
    1 ofertas
    Ofertar ahora
    XTEA Light Encryption-Decryption Engine Finalizado left

    ...this project students are asked to implement a an XTEA Encryption/Decryption VHDL Engine, implemented in both C code and VHDL code. It supposed to be built as a custom hardware module and be interfaced to the NIOS II soft processor in the Alter- Intel Cyclone V FPGA chip [De-10Nano board]. The HDL code implements 2 number of pins: first an input from stdr_logic_vector type form of 32-bit length, and second an output with 32-bit of the same type. The Key is 32-bit in length, and they must be stored inside the VHDL code. The input reception and output generation may take multiple clock cycles or states but could be designed in less than that if was applicable. The internet could be surfed to lookup codes for both C and VHDL but the group is responsible to conve...

    Programación en C Programación en C++ Electrónica Microcontrolador Verilog / VHDL
    €446 (Avg Bid)
    €446 Oferta promedio
    18 ofertas
    Ofertar ahora
    Vhdl projects Finalizado left

    The VHSIC Hardware Description Language (VHDL) is a hardware description language (HDL) that can model the behavior and structure of digital systems at multiple levels of abstraction, ranging from the system level down to that of logic gates, for design entry,

    FPGA Verilog / VHDL
    €42 (Avg Bid)
    €42 Oferta promedio
    11 ofertas
    Ofertar ahora
    Vhdl for video processing FPGA Finalizado left

    We need a VHDL designer with expertise on video processing codec.

    Ingeniería FPGA Verilog / VHDL Video Processing
    €31 / hr (Avg Bid)
    €31 / hr Oferta promedio
    18 ofertas
    Ofertar ahora
    Build verilog simulations Finalizado left

    Two tasks based on verilog, serial adder and RTL for APB based protocol. More information will be shared later. Deadline - 2days[maximum] Price - 75AUD

    Ingeniería eléctrica Electrónica FPGA Microcontrolador Verilog / VHDL
    €73 (Avg Bid)
    €73 Oferta promedio
    2 ofertas
    Ofertar ahora
    XTEA Encryption/Decryption VHDL Engine Finalizado left

    Hello can you help me with this project it’s going to be similar to lab 4 that I have attached. I have attached the project pdf too ( 193.22 KB) this one Division.c #include "system.h" #include "altera_avalon_pio_regs.h" #include <stdio.h> /* register offset definitions */ #define DVND_REG_OFT 0 // dividend register address offset #define DVSR_REG_OFT 1 // divisor register address offset #define STRT_REG_OFT 2 // start register address offset #define QUOT_REG_OFT 3 #define REMN_REG_OFT 4 #define REDY_REG_OFT 5 #define DONE_REG_OFT 6 /* main program */ int main () { alt_u32 a, b, q, r, ready, done; printf("Division accelerator test #2: nn"); while (1){ printf "Perform division a / b = q remainder rn"); printf("En...

    Programación en C Electrónica FPGA Microcontrolador Verilog / VHDL
    €580 (Avg Bid)
    €580 Oferta promedio
    13 ofertas
    Ofertar ahora
    I need a Verilog/Vivado expert Finalizado left

    Im working on a Simon Says project that needs to be implemented on a Xillinx FPGA. It alsof includes memory, FSM

    Electrónica FPGA Microcontrolador Verilog / VHDL
    €36 (Avg Bid)
    €36 Oferta promedio
    10 ofertas
    Ofertar ahora
    I need a Verilog/Vivado expert -- 2 Finalizado left

    Im working on a Simon Says project that needs to be implemented on a Xillinx FPGA. It alsof includes memory, FSM

    Electrónica FPGA Microcontrolador Verilog / VHDL
    €34 (Avg Bid)
    €34 Oferta promedio
    3 ofertas
    Ofertar ahora
    System Design and VHDL expert Finalizado left

    System Design and VHDL expert for urgent Task

    Ingeniería eléctrica Electrónica Ingeniería FPGA Verilog / VHDL
    €7 / hr (Avg Bid)
    €7 / hr Oferta promedio
    13 ofertas
    Ofertar ahora
    VHDL Project Finalizado left

    The VHSIC Hardware Description Language (VHDL) is a hardware description language (HDL) that can model the behavior and structure of digital systems at multiple levels of abstraction, ranging from the system level down to that of logic gates, for design entry, documentation, and verification purposes. Since 1987, VHDL has been standardized by the Institute of Electrical and Electronics Engineers (IEEE) as IEEE Std 1076; the latest version of which is IEEE Std 1076-2019. To model analog and mixed-signal systems, an IEEE-standardized HDL based on VHDL called VHDL-AMS (officially IEEE 1076.1) has been developed.

    FPGA Verilog / VHDL
    €19 (Avg Bid)
    €19 Oferta promedio
    4 ofertas
    Ofertar ahora
    Debugging VHDL code for Nios Processor Finalizado left

    Hi Moaz Khaled Feriz K., I noticed your profile and would like to offer you my project. We can discuss any details over chat.

    Altera Quartus ASIC Digital ASIC Coding FPGA Verilog / VHDL
    €33 / hr (Avg Bid)
    €33 / hr Oferta promedio
    1 ofertas
    Ofertar ahora
    I need vhdl code Finalizado left

    1010 sequence dectectorwith 20 bit frame with consecutively 3 frames with 16 bit payload and 4 bit header

    Programación en C++ Ingeniería eléctrica FPGA Microcontrolador Verilog / VHDL
    €12 / hr (Avg Bid)
    €12 / hr Oferta promedio
    6 ofertas
    Ofertar ahora
    Digital Verilog Time sensitive Finalizado left

    1) Frequency divider by - / 2n - / by any integer 2) Serial Peripheral Interface (SPI) - Both master and slave 3) UART TX/RX - Asynchronous serial communication - Start bit, Stop bit, over sampling etc. - Exercise on cross-clock domain synchronizer What to submit - RTL code (.v) with inline comment - Test bench (.v) with inline comment - Timing diagram (gtkwave) with annotation - Rough description of the corresponding circuit Quick turnaround needed

    Ingeniería eléctrica Electrónica Microcontrolador Verilog / VHDL
    €32 (Avg Bid)
    €32 Oferta promedio
    6 ofertas
    Ofertar ahora
    Project for Aamir Sohail N. -- 2 Finalizado left

    Hi Aamir Sohail N., I noticed your profile and would like to offer you my project. We can discuss any details over chat. It is another VHDL Project I need implemented

    Electrónica Ingeniería Diseño PCB Powerpoint Verilog / VHDL
    €47 (Avg Bid)
    €47 Oferta promedio
    1 ofertas
    Ofertar ahora
    Mostrando 1 a 50 de 4,669 participaciones
    Resultados por página